演算増幅器設計コンテスト

応用科学学会では、2012年度より「演算増幅器設計コンテスト」を主催しております。

  • 目的
    本コンテストは、電子回路の汎用能動素子である演算増幅器の設計、試作、評価を通して、アナログ集積回路技術全般を習得した、実社会に通じるアナログ回路技術者を高等教育機関から輩出することを目的としています。
  • 概要
    本コンテストには、参加者(高等教育機関所属の学生)が設計した演算増幅器を実際に集積回路として実現し、その特性を競う部門(試作の部)および参加者の設計内容を計算機シミュレーションにより評価する部門(シミュレーションの部)の2つの部門があります。
    「シミュレーションの部」では、これまで通り、コンテスト開催期間中は常に暫定的な順位をWEB上で公開しておりますので、 参加者同士がお互いを意識しながら、与えられた評価方法の下で特性を競い合います。
    また、「試作の部」では、実際に演算増幅器を集積回路チップ上に実現し、その測定データから得られた特性を競います。
    コンテストの詳細については演算増幅器設計コンテストのホームページをご覧下さい。

募集や協賛についての詳細はこちらをご覧ください。
bnr_oontest2017


【 演算増幅設計コンテスト 協賛企業 】


PAGE TOP